快科技12月8日音问，博通发布了全新打造的3.5D XDSiP封装平台，挑升面向超高性能的AI、HPC处治器，最高复古6000正常毫米的芯单方面积。
这罕见于苟简八颗NVIDIA Blackwell架构的下一代旗舰芯片GB202，后者面积为744正常毫米。
博通3.5D XDSiP使用了台积电的CoWoS-L封装技巧，和会2.5D集成、3D封装，是以叫3.5D。
它不错将3D堆栈芯片、收罗与I/O芯粒、HBM内存整合在所有，组成系统级封装(SiP)，最大中介层面积4719正常毫米，苟简罕见于光罩面积的5.5倍，还不错封装最多12颗HBM3梗概HBM4高带宽内存芯片。
为了完毕最高性能，博通冷漠分离贪图不同的规划芯粒，然后禁受F2F面临面的步调，借助搀杂铜键合(HCB)，将不同的芯粒堆叠在所有。
其中的关节在于使用无超过HCB将表层Die与底层Die堆叠在所有，不再需要TSV硅通孔。
这样作念的克己相称多：信号集中数目加多苟简7倍，信号走线更短，互连功耗裁减最多90％，最大化裁减延长，堆叠愈加天真。
博通权谋运用3.5D XDSiP封装为Google、Meta、OpenAI等贪图定制化的AI/HPC处治器、ASIC芯片，并提供丰富的IP，包括HBM PHY、PCIe、GbE以至是全套芯粒决策、硅光子技巧。
这样一来，客户不错专心贪图其处治器的最中枢部分，即处治单位架构，无需探究外围IP和封装。
博通预测首款居品将在2026年推出。
【本文罢休】如需转载请务必注明出处：快科技
包袱剪辑：上方文Q
著述实质举报]article_adlist--> 声明：新浪网独家稿件，未经授权进犯转载。 -->